Archive for 12月, 2006

ECC(Error Checking and Correcting)

星期一, 12月 25th, 2006

ECC内存

ECC是“Error Checking and
Correcting”的简写,中文名称是“错误检查和纠正”。ECC是一种能够实现“错误检查和纠正”的技术,ECC内存就是应用了这种技术的内存,一
般多应用在服务器及图形工作站上,这将使整个电脑系统在工作时更趋于安全稳定。

   
要了解ECC技术,就不能不提到Parity(奇偶校验)。在ECC技术出现之前,内存中应用最多的是另外一种技术,就是Parity(奇偶校验)。我们
知道,在数字电路中,最小的数据单位就是叫“比特(bit)”,也叫数据“位”,“比特”也是内存中的最小单位,它是通过“1”和“0”来表示数据高、低
电平信号的。在数字电路中8个连续的比特是一个字节(byte),在内存中不带“奇偶校验”的内存中的每个字节只有8位,若它的某一位存储出了错误,就会
使其中存储的相应数据发生改变而导致应用程序发生错误。而带有“奇偶校验”的内存在每一字节(8位)外又额外增加了一位用来进行错误检测。比如一个字节中
存储了某一数值(1、0、1、0、1、0、1、1),把这每一位相加起来(1+0+1+0+1+0+1+1=5)。若其结果是奇数,对于偶校验,校验位就
定义为1,反之则为0;对于奇校验,则相反。当CPU返回读取存储的数据时,它会再次相加前8位中存储的数据,计算结果是否与校验位相一致。当CPU发现
二者不同时就作出视图纠正这些错误,但Parity有个缺点,当内存查到某个数据位有错误时,却并不一定能确定在哪一个位,也就不一定能修正错误,所以带
有奇偶校验的内存的主要功能仅仅是“发现错误”,并能纠正部分简单的错误。

   
通过上面的分析我们知道Parity内存是通过在原来数据位的基础上增加一个数据位来检查当前8位数据的正确性,但随着数据位的增加Parity用来检验
的数据位也成倍增加,就是说当数据位为16位时它需要增加2位用于检查,当数据位为32位时则需增加4位,依此类推。特别是当数据量非常大时,数据出错的
几率也就越大,对于只能纠正简单错误的奇偶检验的方法就显得力不从心了,正是基于这样一种情况,一种新的内存技术应允而生了,这就是ECC(错误检查和纠
正),这种技术也是在原来的数据位上外加校验位来实现的。不同的是两者增加的方法不一样,这也就导致了两者的主要功能不太一样。它与Parity不同的是
如果数据位是8位,则需要增加5位来进行ECC错误检查和纠正,数据位每增加一倍,ECC只增加一位检验位,也就是说当数据位为16位时ECC位为6位,
32位时ECC位为7位,数据位为64位时ECC位为8位,依此类推,数据位每增加一倍,ECC位只增加一位。总之,在内存中ECC能够容许错误,并可以
将错误更正,使系统得以持续正常的操作,不致因错误而中断,且ECC具有自动更正的能力,可以将Parity无法检查出来的错误位查出并将错误修正。

 

Secure Digital Card

星期二, 12月 19th, 2006

Secure Digital [SD] is a flash based removable memory card. The card
format may also be used other device functions in addition to data
storage. Secure Digital uses a 9-Pin connector [1 rows of 9 pins]. A
compatible card format is called Secure Digital I/O [SDIO]. Refer to the SDIO page for information on that
card standard.


Secure Digital Card

The Secure Digital card dimensions are: 24mm wide x 32mm long.

The Secure Digital I/O card dimensions are: 24mm wide x 32mm long x 2.1mm
thick.

There are two types of SDIO cards; a full-speed version, and a slow-speed
version. The full-speed version will operate with a 1-bit and 4-bit SD
transfer mode, both with a clock ranging from 0Hz to 25MHz. The 4-bit
version operating at 25MHz has a transfer rate of 100Mbps. The slow-speed
version will use the 1-bit mode and may have the 4-bit mode, but only
operates at a transfer rate of between 0Hz and 400kHz. The slow-speed
version is not intended for memory functions. The SDIO card support the
SPI bus interface. The SDIO mechanical form factor is shown above;
however a few gaps "lock notches" are not shown. The SDIO card may exceed
24mm in width after 37mm in length, and the width may be thicker then
2.1mm after 37mm in length

Secure Digital Pinout
Pin # Pin Name SD Signal Function SD Mode SPI Signal Function SPI Mode
1 DAT3/CS Data Line 3 Chip Select/Slave Select [SS]
2 CMD/DI Command Line Master Out/Slave In [MOSI]
3 VSS1 Ground Ground
4 Vdd Voltage Supply [2.7v or 3.6v] Voltage Supply [2.7v or 3.6v]
5 Clock Clock Clock [SCK]
6 Vss2 Ground Ground
7 DAT0/D0 Data Line 0 Master In Slave Out [MISO]
8 DAT1/IRQ Data Line 1 Unused or IRQ
9 DAT2/NC Data Line 2 Unused
Secure Digital I/O Pinout
Pin #

SD 4-bit Mode

SD 1-bit Mode

SPI Mode
1 CD/DAT[3] Data Line 3 N/C Not Used CS Card Select
2 CMD Command Line CMD Command Line DI Data Input
3 VSS1 Ground VSS1 Ground VSS1 Ground
4 VDD Supply Voltage VDD Supply Voltage VDD Supply Voltage
5 CLK Clock CLK Clock SCLK Clock
6 Vss2 Ground Vss2 Ground Vss2 Ground
7 DAT[0] Data Line 0 DATA Data Line DO Data Output
8 DAT[1] Data Line 1 / Interrupt IRQ Interrupt IRQ Interrupt
9 DAT[2] Data Line 2 /Read Wait RW Read Wait NC Not Used

The graphic below provides a comparison of the different Removable memory
Card standards. Many of the different Memory Card standards have
descriptions listed on this web site. The different standards based on
card size are provided. Refer to the Personal Computer Buses page
for more information for different memory types, as listed here.


Memory Board Dimension

Refer to this page for a list of different Flash Memory Stick Formats.

NandFlash和NorFlash的异同

星期三, 12月 13th, 2006

Nand-Flash于NOR-Flash的最大差别在于它是以页面(Page)的形式进行读写访问的;而NOR-Flash是线性空间访问的。通常的
Nand-Flash的结构如下:512Bytes=1Page;32Pages=1Block;N个Blocks构成单颗IC。看到这样的结构,如果您
熟悉FAT16文件系统,您会发现怎么
Nand-Flash的结构同FAT16分区的硬盘如此相似!(在FAT16分区的硬盘中:512Bytes=1Sector;32Sectors=
1Cluster;N个Clusters构成此FAT16分区),这也就是为何Nand-Flash会被列为SSFD(Solid-State
Flash Disk)的原因。

CF卡有TrueIDE、Memory Map等工作模式。当CF卡定义为TrueIDE模式时,CF卡就等同与IDE硬盘,对CF卡的驱动与IDE硬盘的方式完全一样。唯一的不同在于CF卡的50PIN引脚中有一些需要进行特殊处理罢了。

from: http://www.dz863.com/Embedded-Systems-Design/Embedded-Design/NandFlash-NorFlash.htm
一. NAND和NOR的比较
NOR和NAND是现在市场上两种主要的非易失闪存技术。Intel于1988年首先开发出NOR
flash技术,彻底改变了原先由EPROM 和EEPROM一统天下的局面。紧接着,1989年,东芝公司发表了NAND
flash结构,强调降低每比特的成本,更高的性能,并且象磁盘一样可以通过接口轻松升级。但是经过了十多年之后,仍然有相当多的硬件工程师分不清NOR
和NAND闪存。相"flash存储器"经常可以与相"NOR存储器"互换使用。许多业内人士也搞不清楚NAND闪存技术相对于NOR技术的优越之处,因
为大多数情况下闪存只是用来存储少量的代码,这时NOR闪存更适合一些。而
NAND则是高数据存储密度的理想解决方案。NOR的特点是芯片内执行(XIP, eXecute In Place),这样应用程序可以直接在
flash闪存内运行,不必再把代码读到系统RAM中。NOR的传输效率很高,在1~4MB的小容量时具有很高的成本效益,但是很低的写入和擦除速度大大
影响了它的性能。NAND结构能提供极高的单元密度,可以达到高存储密度,并且写入和擦除的速度也很快。应用NAND的困难在于flash的管理和需要特
殊的系统接口。

二.性能比较
flash闪存是非易失存储器,可以对称为块的存储器单元块进行擦写和再编程。任何flash
器件的写入操作只能在空或已擦除的单元内进行,所以大多数情况下,在进行写入操作之前必须先执行擦除。NAND器件执行擦除操作是十分简单的,而NOR则
要求在进行擦除前先要将目标块内所有的位都写为0
。由于擦除NOR器件时是以64~128KB的块进行的,执行一个写入/擦除操作的时间为5s,与此相
反,擦除NAND器件是以8~32KB的块进行的,执行相同的操作最多只需要4ms。执行擦除时块尺寸的不同进一步拉大了NOR和NADN之间的性能差
距,统计表明,对于给定的一套写入操作(尤其是更新小文件时),更多的擦除操作必须在基于NOR的单元中进行。这样,当选择存储解决方案时,设计师必须权
衡以下的各项因素。
☆ NOR的读速度比NAND稍快一些;
☆ NAND的写入速度比NOR快很多;
☆ 大多数写入操作需要先进行擦除操作;
☆ NAND的擦除单元更小,相应的擦除电路更少

三.接口差别
NOR
flash带有SRAM接口
,有足够的地址引脚来寻址,可以很容易地存取其内部的每一个字节。NAND器件使用复杂的I/O口来串行地存取数据,各个产品
或厂商的方法可能各不相同。8个引脚用来传送控制、地址和数据信息。NAND读和写操作采用512字节的块,这一点有点像硬盘管理此类操作,很自然地,基
于NAND的存储器就可以取代硬盘或其他块设备。

四.容量和成本
NAND
flash的单元尺寸几乎是NOR器件的一半
,由于生产过程更为简单,NAND结构可以在给定的模具尺寸内提供更高的容量,也就相应地降低了价格。NOR
flash占据了容量为1~16MB闪存市场的大部分,而NAND
flash只是用在8~128MB的产品当中,这也说明NOR主要应用在代码存储介质中,NAND适合于数据存储,NAND在CompactFlash、
Secure Digital、PC Cards和MMC存储卡市场上所占份额最大。
五.可靠性和耐用性
采用flahs介质时一个
需要重点考虑的问题是可靠性。对于需要扩展MTBF的系统来说,Flash是非常合适的存储方案。可以从寿命(耐用性)、位交换和坏块处理三个方面来比较
NOR和NAND的可靠性。寿命(耐用性)
NAND闪存中每个块的最大擦写次数是一百万次,而NOR的擦写次数是十万次。NAND存储器除了具有10比1的块擦除周期优势,典型的NAND块尺寸
要比NOR器件小8倍,每个NAND存储器块在给定的时间内的删除次数要少一些。位交换所有flash器件都受位交换现象的困扰。在某些情况下(很少见,
NAND发生的次数要比NOR多),一个比特位会发生反转或被报告反转了。一位的变化可能不很明显,但是如果发生在一个关键文件上,这个小小的故障可能导
致系统停机。如果只是报告有问题,多读几次就可能解决了。当然,如果这个位真的改变了,就必须采用错误探测/错误更正(EDC/ECC)算法。位反转的问
题更多见于NAND闪存,NAND的供应商建议使用NAND闪存的时候,同时使用EDC/ECC算法。这个问题对于用NAND存储多媒体信息时倒不是致命
的。当然,如果用本地存储设备来存储操作系统、配置文件或其他敏感信息时,必须使用EDC/ECC系统以确保可靠性。坏块处理NAND器件中的坏块是随机
分布的。以前也曾有过消除坏块的努力,但发现成品率太低,代价太高,根本不划算。NAND器件需要对介质进行初始化扫描以发现坏块,并将坏块标记为不可
用。在已制成的器件中,如果通过可靠的方法不能进行这项处理,将导致高故障率。易于使用可以非常直接地使用基于NOR的闪存,可以像其他存储器那样连接,
并可以在上面直接运行代码。由于需要I/O接口,NAND要复杂得多。各种NAND器件的存取方法因厂家而异。在使用NAND器件时,必须先写入驱动程
序,才能继续执行其他操作。向NAND器件写入信息需要相当的技巧,因为设计师绝不能向坏块写入,这就意味着在NAND器件上自始至终都必须进行虚拟映
射。

六.软件支持
当讨论软件支持的时候,应该区别基本的读/写/擦操作和高一级的用于磁盘仿真和闪存管理算法的软件,包括
性能优化。在NOR器件上运行代码不需要任何的软件支持,在NAND器件上进行同样操作时,通常需要驱动程序,也就是内存技术驱动程序(MTD),
NAND和NOR器件在进行写入和擦除操作时都需要MTD。使用NOR器件时所需要的MTD要相对少一些,许多厂商都提供用于NOR器件的更高级软件,这
其中包括M-System的TrueFFS驱动,该驱动被Wind River System、Microsoft、QNX Software
System、Symbian和Intel等厂商所采用。驱动还用于对DiskOnChip产品进行仿真和NAND闪存的管理,包括纠错、坏块处理和损耗
平衡。
本文在介绍NandFlash和NorFlash的异同的同时,也回答了什么是NandFlash,什么是NorFlash

NAND是高密度数据存储的理想方案,而NOR则最适合代码存储――这通常是低密度的。


表1 NOR闪存和NAND闪存的比较

从SLC到MLC(Multi-Level Cell)

为了适应对低成本、高性能的嵌入式存储不断增长的需求,NAND密度的增长已经超过摩尔定律,每12个月翻一番。2003年MLC的出现使NAND
闪存技术的发展产生了飞跃。由于SLC每个单元只能存储1b,而MLC中每个单元可存储2b,这使得在给定的闪存裸片上,MLC
NAND的密度提高了近80%。因此,MLC NAND有优越的成本结构,但是,它也有固有的缺陷:性能和可靠性都不如SLC NAND。

虽然MLC NAND在成本结构上有所突破,但该技术固有的局限性使它很难集成到现实的应用当中。MLC NAND需要更先进的闪存管理算法和控制来正确处理该技术的以下几个缺陷。

  • 写入速度慢

    尽管其读取速度与SLC NAND相当,MLC NAND的写入速度较慢。

  • 可靠性低

    SLC NAND的出错率为每页(512字节)1b,而目前MLC NAND的出错率是其4倍,未来产品的出错率还有可能更高。另外,MLC NAND产生坏块(bad block)的平均水平也较高,将近5%,因此它需要更有效的管理机制。

  • 闪存管理不兼容

    MLC NAND和SLC NAND的基本机制不同。例如,MLC NAND需要顺序写入,而SLC NAND的写入是无序的。

嵌入式闪存

NAND闪存技术和工艺的进展比芯片组更快。以智能手机的芯片组为例,它从2003年底开始支持small-block SLC
NAND闪存。同年的早些时候large-block SLC和MLC
NAND就已经出现了。到2005年底为止,终于有一些支持large-block NAND闪存的芯片组出现了,但仍没有能够支持MLC
NAND闪存的芯片组。NAND闪存最初是在2001年随EFD(嵌入式闪存驱动)一起进入手机市场的。EFD在同一个芯片上集成了闪存介质和闪存控制,
还带有闪存管理软件。

EFD对NAND闪存的存取是通过像NOR一样的接口,使得它很容易集成到芯片组。EFD还提供了芯片内执行启动区(XIP boot block),使得将NOR闪存完全从主机系统转移成为可能,这显著缩小了材料的尺寸。

由于工艺上不断的压缩,并转向MLC NAND闪存技术,NAND闪存技术的质量降低了,这使EFD变得更加重要。它使得手机设计师不再需要克服利用NAND闪存的障碍了。

很多NAND闪存制造商目前都提供EFD方案,包括Sandisk的iNAND、Samsung的OneNAND以及M-Systems的DiskOnChip,Toshiba也销售DiskOnChip。

迎接挑战

除了不断适应可靠性下降这一技术挑战,其他挑战也相继出现了。首先,是对NAND闪存可靠的分配,这个需求不但很高而且在不断增长。第二个挑战就是最新闪存工艺的实现,这可以从每年NAND闪存价格的大幅下降中受益。

EFD的标准化

为实现开发成本最小化,OEM设计出支持多个方案的平台。由于一个平台的使用寿命大约两年,设计出能够支持最新NAND技术的平台几乎是不可能的。对在主机上运行的闪存管理软件的更新和考察是个费时费力的工作。很多时候,设计师不得不推迟使用最新的NAND技术。

新一代的EFD采用了新的手段,例如M-Systems的DOC H3,它将闪存管理软件作为EFD控制的固件,如图1所示。这一改进的构造使得在已有的平台上使用最先进的NAND技术时能实现即插即用的集成。


图1 闪存管理软件成为EFD控制的固件

从现在到未来

由于手机市场不断提供更多的服务,越来越复杂,对存储容量指数级的增长证明了从基于NOR闪存的手机向基于NAND闪存手机的转变。第二代EFD将使手机制造商支持新的能实现即插即用的NAND技术,帮助他们更快的将新型的、高密度的手机推向市场。

测量温度

星期日, 12月 10th, 2006

热电偶和热电阻的区别

热电偶与热电阻均属于温度测量中的接触式测温,尽管其作用相同都是测量物体的温度,但是他们的原理与特点却不尽相同.

首先,介绍一下热电偶,热电偶是温度测量中应用最广泛的温度器件,他的主要特点就是测吻范围宽,性能比较稳定,同时结构简单,动态响应好,更能够远传4-20mA电信号,便于自动控制和集中控制。热电偶的测温原理是基于热电效应。将两种不同的导体或半导体连接成闭合回路,当两个接点处的温度不同时,回路中将产生热电势,这种现象称为热电效应,又称为塞贝克效应。闭合回路中产生的热电势有两种电势组成;温差电势和接触电势。温差电势是指同一导体的两端因温度不同而产生的电势,不同的导体具有不同的电子密度,所以他们产生的电势也不相同,而接触电势顾名思义就是指两种不同的导体相接触时,因为他们的电子密度不同所以产生一定的电子扩散,当他们达到一定的平衡后所形成的电势,接触电势的大小取决于两种不同导体的材料性质以及他们接触点的温度。目前国际上应用的热电偶具有一个标准规范,国际上规定热电偶分为八个不同的分度,分别为B,R,S,K,N,E,J和T,其测量温度的最低可测零下270摄氏度,最高可达1800摄氏度,其中B,R,S属于铂系列的热电偶,由于铂属于贵重金属,所以他们又被称为贵金属热电偶而剩下的几个则称为廉价金属热电偶。热电偶的结构有两种,普通型和铠装型。普通性热电偶一般由热电极,绝缘管,保护套管和接线盒等部分组成,而铠装型热电偶则是将热电偶丝,绝缘材料和金属保护套管三者组合装配后,经过拉伸加工而成的一种坚实的组合体。但是热电偶的电信号却需要一种特殊的导线来进行传递,这种导线我们称为补偿导线。不同的热电偶需要不同的补偿导线,其主要作用就是与热电偶连接,使热电偶的参比端远离电源,从而使参比端温度稳定。补偿导线又分为补偿型和延长型两种,延长导线的化学成分与被补偿的热电偶相同,但是实际中,延长型的导线也并不是用和热电偶相同材质的金属,一般采用和热电偶具有相同电子密度的导线代替。补偿导线的与热电偶的连线一般都是很明了,热电偶的正极连接补偿导线的红色线,而负极则连接剩下的颜色。一般的补偿导线的材质大部分都采用铜镍合金。
    其次我们介绍一下热电阻,热电阻虽然在工业中应用也比较广泛,但是由于他的测温范围使他的应用受到了一定的限制,热电阻的测温原理是基于导体或半导体的电阻值随着温度的变化而变化的特性。其优点也很多,也可以远传电信号,灵敏度高,稳定性强,互换性以及准确性都比较好,但是需要电源激励,不能够瞬时测量温度的变化。工业用热电阻一般采用Pt100,Pt10,Cu50,Cu100,铂热电阻的测温的范围一般为零下200-800摄氏度,铜热电阻为零下40到140摄氏度。热电阻和热电偶一样的区分类型,但是他却不需要补偿导线,而且比热点偶便宜。


登录 | 访问数21644 | 水木BLOG | 水木社区 | 关于我们 | Blog论坛 | 法律声明 | 隐私权保护 | 京ICP证050249号
水木社区Blog系统是基于KBS系统WordPress MU架构的